您的位置:網站首頁 > 政策法規 > 正文

新的DesignWare HBM2控制器 PHY和驗證IP帶來高帶寬節能系統

作者:admin來源:慧聰電子網 日期:2017-8-3 17:00:47 人氣: 標簽:

  亮點:

  ?完整的HBM2IP解決方案,包括PHY、控制器和驗證IP,在降低整合風險的同時最大限度地縮短產品上市時間。

  ?DesignWareIP的實施可支持高達2400Mb/s的傳輸速率,比JEDEC標準規格快20%。

  ?偽信道模式實現了信道數量翻倍,從而減少抓取量并提高性能。

  ?HBM2IP基于新思的硅驗證HBM和DDR4IP,已經被整合到數百種SoC(片上系統)設計中。

  新思科技(Synopsys,Inc.,納斯達克股票市場代碼:SNPS)今天推出了完整的DesignWare®HighBandwidthMemory2(HBM2)IP解決方案,其中包括控制器、PHY和驗證IP,使設計人員能獲得高達307GB/s的總帶寬,相當于以3200Mb/s運行的DDR4接口傳輸速率的12倍。此外,DesignWareHBM2IP解決方案的能源效率比DDR4的高約10倍。高級圖形、高性能計算(HPC)和網絡應用需要更大的內存帶寬才能追趕上因先進處理技術而不斷提高的計算性能。設計人員可以借助DesignWareHBM2IP解決方案,以最小的功耗和低延遲實現內存的吞吐量要求。新的DesignWareHBM2IP解決方案建立在新思的硅驗證HBM和DDR4IP基礎上,已經通過了數百次設計驗證,被應用于數百萬個SoC,使設計人員能降低整合風險,加快新標準的采用。

  “我們選擇了新思的DesignWareHBM2IP解決方案是為了將16GBHBM2內存的帶寬和能源效率充分應用于我們的Radeon™VegaFrontierEdition顯卡中。”AMD公司副總裁兼產品首席技術官JoeMacri稱,“新思在內存接口方面深厚的專業知識,使我們能夠將HBM2IP成功地整合到‘Vega’CPU架構中,實現強大的功耗和內存帶寬目標,服務于機器學習和高級圖形應用程序。”

  完整的DesignWareHBM2IP解決方案提供的獨特功能,能夠使設計人員實現內存帶寬、延遲和功耗目標。DesignWareHBM2控制器支持鎖定步驟或內存交錯模式下的偽信道操作,使用戶能在各自的流量模式基礎上實現帶寬最大化。HBM2控制器和PHY都采用了DFI4.0兼容接口,簡化了自定義DFI兼容控制器和PHY的整合。

  DesignWareHBM2PHYIP提供四種經過試驗的電源管理狀態和快速頻率切換,使SoC能通過不同運行頻率之間的快速切換,進行功耗管理。DesignWareHBM2PHY支持符合JEDECHBM2SDRAM標準的引腳陣列,以實現最短的2.5D封裝路由和最高的信號完整性。為了簡化HBM2SDRAM測試,DesignWareHBM2PHYIP還提供帶有訪問回路模式的IEEE1500端口,用于測試和試驗SoC與HBM2SDRAM之間的鏈接。

  Synopsys的HBM的VC驗證IP完全符合HBMJEDEC規范(包括HBM2),并提供協議、方法、驗證和生產力功能,包括內置協議檢查、覆蓋和驗證計劃,以及Verdi®協議感知調試和性能分析,使用戶能快速驗證基于HBM的設計。

  “在增加內存帶寬的同時避免功耗和面積負擔過重對于圖形、HPC和網絡應用來說至關重要。”SynopsysIP市場副總裁JohnKoeter稱,“作為領先的內存IP供應商,Synopsys與多位主要客戶緊密合作開發了HBM2IP解決方案,使設計人員能滿足不斷增長的吞吐量要求,同時改善高性能SoC設計的延遲和功耗。”

  可用性和資源

  目前,DesignWareHBM2PHY和VC驗證IP可用于14納米至7納米的處理技術,其他處理技術正在開發中。

讀完這篇文章后,您心情如何?
0
0
0
0
0
0
0
0
本文網址:
下一篇:沒有資料
昨天双色球中出的号码是多少钱